PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Frustaci, Fabio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SRAM for Error-Tolerant Applications With Dynamic Energy-Quality Management in 28 nm CMOS.

, , , , und . J. Solid-State Circuits, 50 (5): 1310-1323 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fabio Musco University of Stuttgart

Fabio Magnago Lampugnani University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Techniques for Leakage Energy Reduction in Deep Submicrometer Cache Memories., , , und . IEEE Trans. VLSI Syst., 14 (11): 1238-1249 (2006)Energy-Quality Scalable Adders Based on Nonzeroing Bit Truncation., , , und . IEEE Trans. VLSI Syst., 27 (4): 964-968 (2019)Designing Fast Convolutional Engines for Deep Learning Applications., , , und . ICECS, Seite 753-756. IEEE, (2018)Design of efficient QCA multiplexers., , , und . I. J. Circuit Theory and Applications, 44 (3): 602-615 (2016)A New Dynamic Logic Circuit Design for an Effective Trade-Off between Noise-Immunity, Performance and Energy Dissipation., , , und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 277-286. Springer, (2008)Leakage energy reduction techniques in deep submicron cache memories: a comparative study., , , und . ISCAS, IEEE, (2006)Low-Leakage SRAM Wordline Drivers for the 28-nm UTBB FDSOI Technology., , und . IEEE Trans. VLSI Syst., 23 (12): 3133-3137 (2015)Impact of Process Variations on Flip-Flops Energy and Timing Characteristics., , , , und . ISVLSI, Seite 458-459. IEEE Computer Society, (2010)Design of Real-Time FPGA-based Embedded System for Stereo Vision., , , und . ISCAS, Seite 1-5. IEEE, (2018)Exploring well configurations for voltage level converter design in 28 nm UTBB FDSOI technology., , und . ICCD, Seite 499-504. IEEE Computer Society, (2015)