PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Carusone, Anthony Chan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 35-GS/s, 4-Bit Flash ADC With Active Data and Clock Distribution Trees.

, , und . J. Solid-State Circuits, 44 (6): 1709-1720 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. phil. Geoffrey Chanda University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-Gb/s Bit-by-Bit Receiver Architectures for 1-D Partial-Response Channels., und . IEEE Trans. on Circuits and Systems, 57-I (1): 270-279 (2010)A 10Gb/s 4.1mW 2-IIR + 1-discrete-tap DFE in 28nm-LP CMOS., und . ESSCIRC, Seite 439-442. IEEE, (2014)Gain and equalization adaptation to optimize the vertical eye opening in a wireline receiver., und . CICC, Seite 1-4. IEEE, (2010)Channel characterization using jitter measurements., , und . ISCAS, Seite 2666-2669. IEEE, (2013)A 30-GS/sec Track and Hold Amplifier in 0.13-μm CMOS Technology., , und . CICC, Seite 493-496. IEEE, (2006)A comparison of equalizers for compensating polarization-mode dispersion in 40-Gb/s optical systems., und . ISCAS (2), Seite 1521-1524. IEEE, (2005)A passive filter aided timing recovery scheme., und . ISCAS, Seite 3065-3068. IEEE, (2008)A 1.41pJ/b 56Gb/s PAM-4 Wireline Receiver Employing Enhanced Pattern Utilization CDR and Genetic Adaptation Algorithms in 7nm CMOS., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 482-484. IEEE, (2019)Edge-Based Adaptation for a 1 IIR + 1 Discrete-Time Tap DFE Converging in 5~µs., , und . J. Solid-State Circuits, 51 (12): 3192-3203 (2016)Modeling and Design of Multilevel Bang-Bang CDRs in the Presence of ISI and Noise., und . IEEE Trans. on Circuits and Systems, 54-I (10): 2137-2147 (2007)