PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Schellekens, Dries"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reconfigurable Physical Unclonable Functions -- Enabling Technology for Tamper-Resistant Storage.

, , , , und . HOST, Seite 22-29. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Schellekens, Dries
Eine Person hinzufügen mit dem Namen Schellekens, Dries
 

Weitere Publikationen von Autoren mit dem selben Namen

Helper Data Algorithms for PUF-Based Key Generation: Overview and Analysis., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (6): 889-902 (2015)Reconfigurable trusted computing in hardware., , , , , und . STC, Seite 15-20. ACM, (2007)Analysis and Design of Active IC Metering Schemes., , , und . HOST, Seite 74-81. IEEE Computer Society, (2009)Remote Attestation on Legacy Operating Systems With Trusted Platform Modules., , und . Electron. Notes Theor. Comput. Sci., 197 (1): 59-72 (2008)Threat Modelling for Security Tokens in Web Applications., , , , und . Communications and Multimedia Security, Volume 175 von IFIP, Seite 183-193. Springer, (2004)Secure Lightweight Entity Authentication with Strong PUFs: Mission Impossible?, , , und . CHES, Volume 8731 von Lecture Notes in Computer Science, Seite 451-475. Springer, (2014)FPGA Vendor Agnostic True Random Number Generator., , und . FPL, Seite 1-6. IEEE, (2006)Flexible muTPMs through disembedding., und . AsiaCCS, Seite 116-124. ACM, (2009)Secure interrupts on low-end microcontrollers., , , und . ASAP, Seite 147-152. IEEE Computer Society, (2014)Practical feasibility evaluation and improvement of a pay-per-use licensing scheme for hardware IP cores in Xilinx FPGAs., , , , und . J. Cryptographic Engineering, 5 (2): 113-122 (2015)