Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

An AVPG for SOC design verification with port order fault model.

C. Wang, S. Tung, und J. Jou. ISCAS (5), Seite 259-262. IEEE, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hanchuan Wu University of Stuttgart

Yongxiang Wu University of Stuttgart

Abhishekkumar Shingala University of Stuttgart

Tim Würtele University of Stuttgart

Amelie Wührl University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A case study: 3-D stacked memory system architecture exploration by ESL virtual platform.H. Hsieh, S. Lin, C. Liu, J. Yeh, S. Tung, und D. Kwai. VLSI-DAT, Seite 1-4. IEEE, (2013)On generation of the minimum pattern set for data path elements in SoC design verification based on port order fault model.C. Wang, S. Tung, und J. Jou. HLDVT, Seite 145-150. IEEE Computer Society, (2001)A power management technology for mobile embedded system.S. Wen, C. Chen, und S. Tung. VLSI-DAT, Seite 1-4. IEEE, (2012)An Improved AVPG Algorithm for SoC Design Verification Using Port Order Fault Model.C. Wang, S. Tung, und J. Jou. Asian Test Symposium, Seite 431-436. IEEE Computer Society, (2001)An automorphic approach to verification pattern generation for SoC design verification using port-order fault model.C. Wang, S. Tung, und J. Jou. IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (10): 1225-1232 (2002)On automatic-verification pattern generation for SoC withport-order fault model.C. Wang, S. Tung, und J. Jou. IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (4): 466-479 (2002)Heterogeneous Multi-core SoC Implementation with System-Level Design Methodology.J. Yeh, K. Ji, S. Tung, und S. Tseng. HPCC, Seite 851-856. IEEE, (2011)A Logical Fault Model for Library Coherence Checking.S. Tung, und J. Jou. J. Inf. Sci. Eng., 14 (3): 567-586 (1998)Low power design and dynamic power management system for VLIW DSP subsystem.H. Hsieh, S. Wen, C. Liao, H. Lin, P. Huang, und S. Tung. ISPACS, Seite 1-5. IEEE, (2011)ELITE Design Methodology of Foundation IP for Improving Synthesis Quality.C. Chen, und S. Tung. ISQED, Seite 405-408. IEEE Computer Society, (2001)