Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Profile-driven Instruction Level Parallel Scheduling with Application to Super Blocks.

C. Chekuri, R. Johnson, R. Motwani, B. Natarajan, B. Rau, und M. Schlansker. MICRO, Seite 58-67. ACM/IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lothar Rau University of Stuttgart

B. Schlecht

Dr. -Ing. Thomas Rauscher University of Stuttgart

Sarah Rauschert University of Stuttgart

Tobias Rau University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Instruction-level parallel processing: History, overview, and perspective.B. Rau, und J. Fisher. The Journal of Supercomputing, 7 (1-2): 9-50 (1993)Optimization of Machine Descriptions for Efficient Use.J. Gyllenhaal, W. mei W. Hwu, und B. Rau. International Journal of Parallel Programming, 26 (4): 417-447 (1998)The Cydra 5 Departmental Supercomputer: Design Philosophies, Decisions, and Trade-offs.B. Rau, D. Yen, W. Yen, und R. Towle. IEEE Computer, 22 (1): 12-35 (1989)Embedded Computer Architecture and Automation.B. Rau, und M. Schlansker. IEEE Computer, 34 (4): 75-83 (2001)Some scheduling techniques and an easily schedulable horizontal architecture for high performance scientific computing.B. Rau, und C. Glaeser. MICRO, Seite 183-198. IEEE/ACM, (1981)The Cydram 5 Stride-Insensitive Memory System.B. Rau, M. Schlansker, und D. Yen. ICPP (1), Seite 242-246. Pennsylvania State University Press, (1989)Automatic Architectural Synthesis of VLIW and EPIC Processors.S. Aditya, B. Rau, und V. Kathail. ISSS, Seite 107-113. ACM / IEEE Computer Society, (1999)Efficient design space exploration in PICO.S. Abraham, und B. Rau. CASES, Seite 71-79. ACM, (2000)Architectural Support for the Efficient Generation of Code for Horizontal Architectures.B. Rau, C. Glaeser, und E. Greenawalt. ASPLOS, Seite 96-99. ACM Press, (1982)SIGARCH Computer Architecture News 10(2), SIGPLAN Notices 17(4).Pseudo-Randomly Interleaved Memory.B. Rau. ISCA, Seite 74-83. ACM, (1991)