PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Plosila, Juha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Adaptive load balancing in learning-based approaches for many-core embedded systems.

, , , , und . The Journal of Supercomputing, 68 (3): 1214-1234 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Plosila, Juha
Eine Person hinzufügen mit dem Namen Plosila, Juha
 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis of Monitoring Structures for Network-on-Chip: A Distributed Approach., , , und . IJERTCS, 2 (1): 49-67 (2011)Design space exploration of thermal-aware many-core systems., , , , und . Journal of Systems Architecture - Embedded Systems Design, 59 (10-D): 1197-1213 (2013)Thermal Analysis of Job Allocation and Scheduling Schemes for 3D Stacked NoC's., , , , und . DSD, Seite 643-648. IEEE Computer Society, (2011)Generation of Structural VHDL Code with Library Components from Formal Event-B Models., , , und . DSD, Seite 111-118. IEEE Computer Society, (2013)HARAQ: Congestion-Aware Learning Model for Highly Adaptive Routing Algorithm in On-Chip Networks., , , , , , und . NOCS, Seite 19-26. IEEE Computer Society, (2012)Generic Monitoring and Management Infrastructure for 3D NoC-Bus Hybrid Architectures., , , , , und . NOCS, Seite 177-184. IEEE Computer Society, (2012)Semi-Serial On-Chip Link Implementation for Energy Efficiency and High Throughput., , , , und . IEEE Trans. VLSI Syst., 20 (12): 2265-2277 (2012)High-performance on-chip network platform for memory-on-processor architectures., , , , und . ReCoSoC, Seite 1-6. IEEE, (2011)DyMeP: An Infrastructure to Support Dynamic Memory Binding for Runtime Mapping in CGRAs., , , , , und . VLSI Design, Seite 547-552. IEEE Computer Society, (2015)Customizable Compression Architecture for Efficient Configuration in CGRAs., , , , , , , und . FCCM, Seite 31. IEEE Computer Society, (2014)