Autor der Publikation

An Optimal Two-Mixer Dilution Engine with Digital Microfluidics for Low-Power Applications.

, , , und . J. Low Power Electronics, 10 (3): 506-518 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarty, Krishnendu
Eine Person hinzufügen mit dem Namen Chakrabarty, Krishnendu
 

Weitere Publikationen von Autoren mit dem selben Namen

Testing of Low-cost Digital Microfluidic Biochips with Non-Regular Array Layouts., , und . J. Electronic Testing, 28 (2): 243-255 (2012)Test-Quality/Cost Optimization Using Output-Deviation-Based Reordering of Test Patterns., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (2): 352-365 (2008)Detection, Diagnosis, and Recovery From Clock-Domain Crossing Failures in Multiclock SoCs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (9): 1395-1408 (2013)Board-Level Functional Fault Diagnosis Using Multikernel Support Vector Machines and Incremental Learning., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (2): 279-290 (2014)Robust Optimization of Test-Access Architectures Under Realistic Scenarios., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (11): 1873-1884 (2015)Test-Length and TAM Optimization for Wafer-Level Reduced Pin-Count Testing of Core-Based SoCs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (1): 111-120 (2009)Reproduction and Detection of Board-Level Functional Failure., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (4): 630-643 (2012)Board-Level Functional Fault Diagnosis Using Artificial Neural Networks, Support-Vector Machines, and Weighted-Majority Voting., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (5): 723-736 (2013)Guest Editorial.. J. Electronic Testing, 18 (4-5): 363 (2002)Efficient Pattern Generation for Small-Delay Defects Using Selection of Critical Faults., , , , , und . J. Electronic Testing, 29 (1): 35-48 (2013)