PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Galton, Ian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Subsampling Mismatch Noise Cancellation for High-Speed Continuous-Time DACs.

, und . IEEE Trans. on Circuits and Systems, 66-I (8): 2843-2853 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun. -Prof. Dr. Andrea Iannelli University of Stuttgart

Dr. Ana Lacrimioara Iancu University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Why Dynamic-Element-Matching DACs Work.. IEEE Trans. on Circuits and Systems, 57-II (2): 69-74 (2010)Digital Background Correction of Harmonic Distortion in Pipelined ADCs., und . IEEE Trans. on Circuits and Systems, 53-I (9): 1885-1895 (2006)Statistics of the Quantization Noise in 1-Bit Dithered Single-Quantizer Digital Delta-Sigma Modulators., , und . IEEE Trans. on Circuits and Systems, 54-I (3): 492-503 (2007)Correction to Ä Mostly-Digital Variable-Rate Continuous-Time Delta-Sigma Modulator ADC" Nov 10 2250-2261., und . J. Solid-State Circuits, 46 (5): 1231 (2011)An efficient three-point arc algorithm.. IEEE Computer Graphics and Applications, 9 (6): 44-49 (1989)A dynamic element matching technique for reduced-distortion multibit quantization in delta-sigma ADCs., , und . ISCAS (2), Seite 290-293. IEEE, (1999)One-bit Dithering in Delta-Sigma Modulator-based D/A Conversion.. ISCAS, Seite 1310-1313. IEEE, (1993)Simplified Logic for Tree-Structure Segmented DEM Encoders., , und . IEEE Trans. on Circuits and Systems, 63-II (11): 1029-1033 (2016)A Wide-Bandwidth 2.4 GHz ISM Band Fractional-N PLL With Adaptive Phase Noise Cancellation., , und . J. Solid-State Circuits, 42 (12): 2639-2650 (2007)A 600-MS/s DAC With Over 87-dB SFDR and 77-dB Peak SNDR Enabled by Adaptive Cancellation of Static and Dynamic Mismatch Error., , und . J. Solid-State Circuits, 54 (8): 2219-2229 (2019)