Autor der Publikation

Contention-Aware Dynamic Memory Bandwidth Isolation with Predictability in COTS Multicores: An Avionics Case Study.

, , , , , und . ECRTS, Volume 76 von LIPIcs, Seite 2:1-2:22. Schloss Dagstuhl - Leibniz-Zentrum fuer Informatik, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Leveraging Multi-core Computing Architectures in Avionics., und . EDCC, Seite 132-143. IEEE Computer Society, (2012)Poster Abstract: Slot-Level Time-Triggered Scheduling on COTS Multicore Platform with Resource Contentions., , , , und . RTAS, Seite 53. IEEE Computer Society, (2016)Multi-core Interference-Sensitive WCET Analysis Leveraging Runtime Resource Capacity Enforcement., , , , , und . ECRTS, Seite 109-118. IEEE Computer Society, (2014)Monitoring and WCET analysis in COTS multi-core-SoC-based mixed-criticality systems., , , , und . DATE, Seite 1-5. European Design and Automation Association, (2014)Mixed-Criticality Embedded Systems - A Balance Ensuring Partitioning and Performance., , , , , und . DSD, Seite 453-461. IEEE Computer Society, (2015)Contention-Aware Dynamic Memory Bandwidth Isolation with Predictability in COTS Multicores: An Avionics Case Study., , , , , und . ECRTS, Volume 76 von LIPIcs, Seite 2:1-2:22. Schloss Dagstuhl - Leibniz-Zentrum fuer Informatik, (2017)Interference-sensitive Worst-case Execution Time Analysis for Multi-core Processors.. University of Augsburg, (2014)Transparent software replication and hardware monitoring leveraging modern System-on-Chip features., , , und . RTCSA, Seite 157-164. IEEE Computer Society, (2013)Quality of service capabilities for hard real-time applications on multi-core processors., und . RTNS, Seite 151-160. ACM, (2013)