PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Singh, Deshanand P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated retiming and placement for field programmable gate arrays.

, und . FPGA, Seite 67-76. ACM, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Arijit Singha Hazari University of Stuttgart

Prakhar Singhal University of Stuttgart

P. Hommel

P. Abegglen

P. Krasteva

 

Weitere Publikationen von Autoren mit dem selben Namen

FPGA PLB Architecture Evaluation and Area Optimization Techniques Using Boolean Satisfiability., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (7): 1196-1210 (2007)A comprehensive approach to modeling, characterizing and optimizing for metastability in FPGAs., , , , , , und . FPGA, Seite 167-176. ACM, (2010)Automated Extraction of Physical Hierarchies for Performance Improvement on Programmable Logic Devices., , und . VLSI, Seite 28-33. CSREA Press, (2003)Fractal video compression in OpenCL: An evaluation of CPUs, GPUs, and FPGAs as acceleration platforms., und . ASP-DAC, Seite 297-304. IEEE, (2013)Post-Placement BDD-Based Decomposition for FPGAs., , und . FPL, Seite 31-38. IEEE, (2005)Integrated retiming and placement for field programmable gate arrays., und . FPGA, Seite 67-76. ACM, (2002)Incremental placement for structured ASICs using the transportation problem., , und . VLSI-SoC, Seite 172-177. IEEE, (2007)The case for registered routing switches in field programmable gate arrays., und . FPGA, Seite 161-169. ACM, (2001)The Quartus University Interface Program: enabling advanced FPGA research., , , und . FPT, Seite 225-230. IEEE, (2004)Difficulty of predicting interconnect delay in a timing driven FPGA CAD flow., , , und . SLIP, Seite 3-8. ACM, (2006)