Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Compressive Sensing on Storage Data: An Effective Solution to Alleviate I/0 Bottleneck in Data- Intensive Workloads.

H. Makrani, H. Sayadi, S. D., S. Rafatirad, und H. Homayoun. ASAP, Seite 1-8. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

D. Marino

Manoj Paneru University of Stuttgart

Simon Sailer University of Stuttgart

Bhupender Kumar Saini University of Stuttgart

Harnoor Saini University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Smart I/Os: a data-pattern aware 2.5D interconnect with space-time multiplexing.S. D., K. Wang, H. Huang, und H. Yu. SLIP, Seite 1-6. IEEE Computer Society, (2015)Neural network based ECG anomaly detection on FPGA and trade-off analysis.M. Wess, S. D., und A. Jantsch. ISCAS, Seite 1-4. IEEE, (2017)A Q-Learning Based Self-Adaptive I/O Communication for 2.5D Integrated Many-Core Microprocessor and Memory.S. D., H. Yu, H. Huang, und D. Xu. IEEE Trans. Computers, 65 (4): 1185-1196 (2016)Compressive Sensing on Storage Data: An Effective Solution to Alleviate I/0 Bottleneck in Data- Intensive Workloads.H. Makrani, H. Sayadi, S. D., S. Rafatirad, und H. Homayoun. ASAP, Seite 1-8. IEEE Computer Society, (2018)On Custom LUT-based Obfuscation.G. Kolhe, S. D., S. Rafatirad, H. Mahmoodi, A. Sasan, und H. Homayoun. ACM Great Lakes Symposium on VLSI, Seite 477-482. ACM, (2019)A 2.5-D Memory-Logic Integration With Data-Pattern-Aware Memory Controller.D. Xu, S. D., K. Wang, H. Yu, N. Yu, und M. Yu. IEEE Design & Test, 32 (4): 49-58 (2015)A scalable and reconfigurable 2.5D integrated multicore processor on silicon interposer.J. Lin, S. Zhu, Z. Yu, D. Xu, S. D., und H. Yu. CICC, Seite 1-4. IEEE, (2015)Efficient utilization of adversarial training towards robust machine learners and its analysis.S. D., S. Amberkar, S. Rafatirad, und H. Homayoun. ICCAD, Seite 78. ACM, (2018)Self-aware sensing and attention-based data collection in Multi-Processor System-on-Chips.N. Taherinejad, M. Shami, und S. D.. NEWCAS, Seite 81-84. IEEE, (2017)3D Many-Core Microprocessor Power Management by Space-Time Multiplexing Based Demand-Supply Matching.S. D., H. Yu, und K. Wang. IEEE Trans. Computers, 64 (11): 3022-3036 (2015)