Autor der Publikation

Die-to-Die Parasitic Extraction Targeting Face-to-Face Bonded 3D ICs.

, und . J. Inform. and Commun. Convergence Engineering, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Methodology to determine the impact of linewidth variation on chip scale copper/low-k backend dielectric breakdown., , , und . Microelectronics Reliability, 50 (9-11): 1341-1346 (2010)Impact of irregular geometries on low-k dielectric breakdown., , , und . Microelectronics Reliability, 51 (9-11): 1582-1586 (2011)Scan Test of Die Logic in 3-D ICs Using TSV Probing., , , und . IEEE Trans. VLSI Syst., 23 (2): 317-330 (2015)Placement-Driven Partitioning for Congestion Mitigation in Monolithic 3D IC Designs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 34 (4): 540-553 (2015)Profile-Driven Instruction Mapping for Dataflow Architectures., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 25 (12): 3017-3025 (2006)Co-Optimization and Analysis of Signal, Power, and Thermal Interconnects in 3-D ICs., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (11): 1635-1648 (2011)Reliability-aware floorplanning for 3D circuits., , und . SoCC, Seite 81-82. IEEE, (2005)Design Quality Trade-Off Studies for 3-D ICs Built With Sub-Micron TSVs and Future Devices., und . IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (2): 240-248 (2012)Full-Chip Power/Performance Benefits of Carbon Nanotube-Based Circuits., und . J. Inform. and Commun. Convergence Engineering, (2015)Thermal-reliable 3D clock-tree synthesis considering nonlinear electrical-thermal-coupled TSV model., , , , , und . ASP-DAC, Seite 693-698. IEEE, (2013)