Autor der Publikation

On the Appropriate Handling of Metastable Voltages in FPGAs.

, , , und . Journal of Circuits, Systems, and Computers, 25 (3): 1640020:1-1640020:25 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Measuring the Distribution of Metastable Upsets over Time., und . DSD, Seite 189-196. IEEE Computer Society, (2015)Metastability characterization for muller C-elements., und . PATMOS, Seite 164-171. IEEE, (2013)A general approach for comparing metastable behavior of digital CMOS gates., und . DDECS, Seite 56-61. IEEE, (2016)An Experimental Study of Metastability-Induced Glitching Behavior., , und . Journal of Circuits, Systems, and Computers, 28 (Supplement-1): 1940006:1-1940006:21 (2019)Architecture and Design Analysis of a Digital Single-Event Transient/Upset Measurement Chip., , , und . DSD, Seite 8-17. IEEE Computer Society, (2012)A Metastability-Free Multi-synchronous Communication Scheme for SoCs., , und . SSS, Volume 5873 von Lecture Notes in Computer Science, Seite 578-592. Springer, (2009)Muller C-Element Metastability Containment., , und . PATMOS, Volume 7606 von Lecture Notes in Computer Science, Seite 103-112. Springer, (2012)Digital Late-Transition Metastability Simulation Model., und . DSD, Seite 121-128. IEEE Computer Society, (2013)A Robust Asynchronous Interfacing Scheme with Four-Phase Dual-Rail Coding., , und . ACSD, Seite 122-131. IEEE Computer Society, (2012)A Model for the Metastability Delay of Sequential Elements., und . Journal of Circuits, Systems, and Computers, 26 (8): 1740010:1-1740010:22 (2017)