Autor der Publikation

A Delay Slot Scheduling Framework for VLIW Architectures in Assembly-Level.

, , , , und . DASC, Seite 231-234. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hou, Chaohuan
Eine Person hinzufügen mit dem Namen Hou, Chaohuan
 

Weitere Publikationen von Autoren mit dem selben Namen

Performance analysis of an enhanced two-stage detector., , und . ChinaSIP, Seite 292-295. IEEE, (2015)Improvement on branch scheduling for VLIW architecture., , , , und . ASICON, Seite 723-726. IEEE, (2011)Semi-supervised and active learning through Manifold Reciprocal kNN Graph for image retrieval., , , und . Neurocomputing, (2019)Shrinkage-Based Capon and APES for Spectral Estimation., , , und . IEEE Signal Process. Lett., 16 (10): 869-872 (2009)Phase noise analysis of oscillators with Sylvester representation for periodic time-varying modulus matrix by regular perturbations., , , , und . Science in China Series F: Information Sciences, 50 (4): 587-599 (2007)Exploiting write power asymmetry to improve phase change memory system performance., , und . Frontiers of Computer Science, 9 (4): 566-575 (2015)QoS-based packet scheduling in wireless multimedia networks., und . WCNC, Seite 1945-1950. IEEE, (2004)A design of configurable image enhancement unit., , , , , und . ASICON, Seite 1-4. IEEE, (2013)Performance analysis of practical combinatorial mechanism with exponential backoff and retransmission cutoff., und . ICASSP (3), Seite 997-1000. IEEE, (2005)Rao and Wald Tests for Nonhomogeneous Scenarios., , und . Sensors, 12 (4): 4730-4736 (2012)