Autor der Publikation

The design of a SRAM-based field-programmable gate array-Part II: Circuit design and layout.

, , , , , und . IEEE Trans. VLSI Syst., 7 (3): 321-330 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Real-Time Micro Kernel Implemented on Transputer., , , , , , und . PDPTA, Seite 1106-1117. CSREA Press, (1996)The design of a SRAM-based field-programmable gate array-Part II: Circuit design and layout., , , , , und . IEEE Trans. VLSI Syst., 7 (3): 321-330 (1999)Evolution of the design of a high volume automatic car merge., , und . DAC, Seite 333-349. ACM, (1969)The design of an SRAM-based field-programmable gate array. I. Architecture., , , , , und . IEEE Trans. VLSI Syst., 7 (2): 191-197 (1999)Generalised low-density parity-check codes with binary cyclic codes as component codes.. IET Communications, 6 (12): 1710-1715 (2012)Developing e-Negotiation support with a meta-modeling approach in a Web services environment., , , , und . Decis. Support Syst., 40 (1): 51-69 (2005)Construction of a Generalized Connector with 5.8 n log2 n Edges., und . IEEE Trans. Computers, 29 (11): 1029-1032 (1980)An analytic model for breakdown voltage of gated diodes., , und . Microelectronics Journal, 34 (5-8): 525-527 (2003)Automatic Generation of Aesthetic Patterns on Aperiodic Tilings by Means of Dynamical Systems., und . I. J. Bifurcation and Chaos, 14 (9): 3249-3267 (2004)Statistical Inference on the Number of Cycles in Brain Networks., , , , und . ISBI, Seite 113-116. IEEE, (2019)