Autor der Publikation

Adaptive reduction of the frequency search space for multi-vdd digital circuits.

, , , und . DATE, Seite 292-295. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Analog Layout Generator for CMOS Circuits., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 28 (1): 32-45 (2009)Adaptive testing: Conquering process variations., , , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Adaptive multidimensional outlier analysis for analog and mixed signal circuits., , und . ITC, Seite 1-8. IEEE Computer Society, (2011)Adaptive quality binning for analog circuits., , und . ETS, Seite 1-6. IEEE Computer Society, (2013)Efficient Process Shift Detection and Test Realignment., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (12): 1934-1942 (2013)Fault analysis and simulation of large scale industrial mixed-signal circuits., , , und . DATE, Seite 565-570. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Dynamic test scheduling for analog circuits for improved test quality., und . ICCD, Seite 227-233. IEEE Computer Society, (2008)Adaptive test elimination for analog/RF circuits., und . DAC, Seite 720-725. ACM, (2009)Digital Built-in Self-Test for Phased Locked Loops to Enable Fault Detection., , , , , , und . ETS, Seite 1-6. IEEE, (2019)Evaluation of loop transfer function based dynamic testing of LDOs., , , , und . ITC-Asia, Seite 14-19. IEEE, (2017)