Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Layout placement for sliced architecture.

L. Larmore, D. Gajski, und A. Wu. IEEE Trans. on CAD of Integrated Circuits and Systems, 11 (1): 102-114 (1992)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hanchuan Wu University of Stuttgart

H. Binz

H. Bungartz

Yongxiang Wu University of Stuttgart

C. Traut

Weitere Publikationen von Autoren mit dem selben Namen

The Design and Inplementation of a Cooperative Design-view Environment for Interactive Partitioning Applications.T. Lee, W. Fang, und A. Wu. Softw., Pract. Exper., 26 (10): 1141-1160 (1996)Performance-Driven Crosstalk Elimination at Postcompiler Level-The Case of Low-Crosstalk Op-Code Assignment.W. Kuo, Y. Chiang, T. Hwang, und A. Wu. IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (3): 564-573 (2007)High-Level Synthesis -A Tutorial.A. Wu, und Y. Lin. IEICE Transactions, 78-D (3): 209-218 (1995)TRACER-fpga: a router for RAM-based FPGA's.C. Chen, Y. Lee, A. Wu, und Y. Lin. IEEE Trans. on CAD of Integrated Circuits and Systems, 14 (3): 371-374 (1995)A hierarchical functional structuring and partitioning approach for multiple-FPGA implementations.W. Fang, und A. Wu. IEEE Trans. on CAD of Integrated Circuits and Systems, 16 (10): 1188-1195 (1997)A performance and routability-driven router for FPGAs considering path delays.Y. Lee, und A. Wu. IEEE Trans. on CAD of Integrated Circuits and Systems, 16 (2): 179-185 (1997)A timing-driven soft-macro placement and resynthesis method in interaction with chip floorplanning.H. Su, A. Wu, und Y. Lin. IEEE Trans. on CAD of Integrated Circuits and Systems, 18 (4): 475-483 (1999)Multiway FPGA partitioning by fully exploiting design hierarchy.W. Fang, und A. Wu. ACM Trans. Design Autom. Electr. Syst., 5 (1): 34-50 (2000)Decomposition of instruction decoders for low-power designs.W. Kuo, T. Hwang, und A. Wu. ACM Trans. Design Autom. Electr. Syst., 11 (4): 880-889 (2006)Layout-Area Models for High-Level Synthesis.A. Wu, V. Chaiyakul, und D. Gajski. ICCAD, Seite 34-37. IEEE Computer Society, (1991)