Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Hardware Implementation of Symbol Synchronization for Underwater FSK.

Y. Li, X. Zhang, B. Benson, und R. Kastner. SUTC/UMC, Seite 82-88. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

J. K\"astner

Univ. -Prof. Dr. Johannes Kästner University of Stuttgart

J. K\"astner

J. K\"astner

Johannes K\"astner

Weitere Publikationen von Autoren mit dem selben Namen

FPGA Accelerated Online Boosting for Multi-target Tracking.M. Jacobsen, P. Meng, S. Sampangi, und R. Kastner. FCCM, Seite 165-168. IEEE Computer Society, (2014)Layout driven data communication optimization for high level synthesis.R. Kastner, W. Gong, X. Hao, F. Brewer, A. Kaplan, P. Brisk, und M. Sarrafzadeh. DATE, Seite 1185-1190. European Design and Automation Association, Leuven, Belgium, (2006)Instruction Generation for Hybrid Reconfigurable Systems.R. Kastner, S. Memik, E. Bozorgzadeh, und M. Sarrafzadeh. ICCAD, Seite 127-. IEEE Computer Society, (2001)Storage assignment during high-level synthesis for configurable architectures.W. Gong, G. Wang, und R. Kastner. ICCAD, Seite 3-6. IEEE Computer Society, (2005)Hardware Implementation of Symbol Synchronization for Underwater FSK.Y. Li, X. Zhang, B. Benson, und R. Kastner. SUTC/UMC, Seite 82-88. IEEE Computer Society, (2010)Real-time 3D reconstruction for FPGAs: A case study for evaluating the performance, area, and programmability trade-offs of the Altera OpenCL SDK.Q. Gautier, A. Shearer, J. Matai, D. Richmond, P. Meng, und R. Kastner. FPT, Seite 326-329. IEEE, (2014)Eliminating Timing Information Flows in a Mix-Trusted System-on-Chip.J. Oberg, T. Sherwood, und R. Kastner. IEEE Design & Test, 30 (2): 55-62 (2013)Identifying and Measuring Security Critical Path for Uncovering Circuit Vulnerabilities.W. Hu, A. Ardeshiricham, und R. Kastner. MTV, Seite 62-67. IEEE Computer Society, (2017)Resolve: Generation of High-Performance Sorting Architectures from High-Level Synthesis.J. Matai, D. Richmond, D. Lee, Z. Blair, Q. Wu, A. Abazari, und R. Kastner. FPGA, Seite 195-204. ACM, (2016)A FPGA Accelerator for Real-Time 3D Non-rigid Registration Using Tree Reweighted Message Passing and Dynamic Markov Random Field Generation.M. Barrow, S. Burns, und R. Kastner. FPL, Seite 335-342. IEEE Computer Society, (2018)