PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Roy, Kaushik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Touch Analysis: An Empirical Evaluation of Machine Learning Classification Algorithms on Touch Data.

, , , und . SpaCCS, Volume 11611 von Lecture Notes in Computer Science, Seite 147-156. Springer, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ph. D. Sarbani Roy University of Stuttgart

Rajarshi Roy University of Stuttgart

Ranjith Mathew Roy University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Secure and simplified access to home appliances using Iris recognition., , und . CIB, Seite 22-29. IEEE, (2009)Low-Energy Two-Stage Algorithm for High Efficacy Epileptic Seizure Detection., , und . IEEE Trans. VLSI Syst., 23 (1): 208-212 (2015)Robust subthreshold logic for ultra-low power operation., , und . IEEE Trans. VLSI Syst., 9 (1): 90-99 (2001)On effective IDDQ testing of low-voltage CMOS circuits using leakage control techniques., , und . IEEE Trans. VLSI Syst., 9 (5): 718-725 (2001)Efficient statistical approach to estimate power considering uncertain properties of primary inputs., , und . IEEE Trans. VLSI Syst., 6 (3): 484-492 (1998)AWARE (Asymmetric Write Architecture With REdundant Blocks): A High Write Speed STT-MRAM Cache Architecture., , , und . IEEE Trans. VLSI Syst., 22 (4): 712-720 (2014)O2ABA: a novel high-performance predictable circuit architecture for the deep submicron era., und . IEEE Trans. VLSI Syst., 10 (3): 221-229 (2002)A novel high-performance and robust sense amplifier using independent gate control in sub-50-nm double-gate MOSFET., , und . IEEE Trans. VLSI Syst., 14 (2): 183-192 (2006)Computing with subthreshold leakage: device/circuit/architecture co-design for ultralow-power subthreshold operation., , , und . IEEE Trans. VLSI Syst., 13 (11): 1213-1224 (2005)Current demand balancing: a technique for minimization of current surge in high performance clock-gated microprocessors., , und . IEEE Trans. VLSI Syst., 13 (1): 75-85 (2005)