Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Equivalence Checking of Reversible Circuits.

R. Wille, D. Große, D. Miller, und R. Drechsler. Multiple-Valued Logic and Soft Computing, 19 (4): 361-378 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fabian Willems University of Stuttgart

Robert Henzel University of Stuttgart

PD Dr. Robert Dinnebier University of Stuttgart

Dr. rer. nat. Robert Seyfang University of Stuttgart

Dr. rer. pol. Robert Rose University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Equivalence Checking of Reversible Circuits.R. Wille, D. Große, D. Miller, und R. Drechsler. Multiple-Valued Logic and Soft Computing, 19 (4): 361-378 (2012)Exploiting inherent characteristics of reversible circuits for faster combinational equivalence checking.L. Amarù, P. Gaillardon, R. Wille, und G. Micheli. DATE, Seite 175-180. IEEE, (2016)Breaking Landauer's Limit\\Using Quantum-dot Cellular Automata.F. Torres, P. Niemann, R. Wille, und R. Drechsler. CoRR, (2018)Faster manipulation of large quantum circuits using wire label reference diagrams.A. Paler, A. Fowler, und R. Wille. Microprocessors and Microsystems - Embedded Hardware Design, (2019)Towards Reverse Engineering Reversible Logic.S. Saeed, X. Cui, R. Wille, A. Zulehner, K. Wu, R. Drechsler, und R. Karri. CoRR, (2017)Guest Editorial Emerging Topics in Multiple-Valued Logic and Its Applications.V. Gaudet, J. Butler, R. Wille, und N. Homma. IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (1): 1-4 (2016)Synthese reversibler Logik (Synthesizing Reversible Logic).R. Wille, und R. Drechsler. it - Information Technology, 52 (1): 30-38 (2010)Debugging Contradictory Constraints in Constraint-Based Random Simulation.D. Große, R. Wille, R. Siegmund, und R. Drechsler. FDL (Selected Papers), Volume 36 von Lecture Notes in Electrical Engineering, Seite 273-290. (2008)IC/IP piracy assessment of reversible logic.S. Saeed, X. Cui, A. Zulehner, R. Wille, R. Drechsler, K. Wu, und R. Karri. ICCAD, Seite 5. ACM, (2018)QMDD-Based One-Pass Design of Reversible Logic: Exploring the Available Degree of Freedom (Work-in-Progress Report).A. Zulehner, und R. Wille. RC, Volume 11106 von Lecture Notes in Computer Science, Seite 244-250. Springer, (2018)