Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Energy-Efficient Hardware Implementation of Road-Lane Detection Based on Hough Transform with Parallelized Voting Procedure and Local Maximum Algorithm.

J. Guan, F. An, X. Zhang, L. Chen, und H. Mattausch. IEICE Transactions, 102-D (6): 1171-1182 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Jens Anders University of Stuttgart

CMOS Integrated Circuits for the Quantum Information SciencesJ. Anders, M. Babaie, J. Bardin, I. Bashir, G. Billiot, E. Blokhina, S. Bonen, E. Charbon, J. Chiaverini, I. Chuang und 19 andere Autor(en). IEEE transactions on quantum engineering, (2023)

Mahathi Anand University of Stuttgart

Fatemeh Ansari University of Stuttgart

Alina Anzaldo Grundler University of Stuttgart

Jens Anders

Weitere Publikationen von Autoren mit dem selben Namen

A K-Means-Based Multi-Prototype High-Speed Learning System with FPGA-Implemented Coprocessor for 1-NN Searching.F. An, T. Koide, und H. Mattausch. IEICE Transactions, 95-D (9): 2327-2338 (2012)Dynamically reconfigurable system for LVQ-based on-chip learning and recognition.F. An, X. Zhang, L. Chen, und H. Mattausch. ISCAS, Seite 1338-1341. IEEE, (2016)A SoPC architecture for nearest-neighbor based learning and recognition.F. An, L. Chen, und H. Mattausch. ISPACS, Seite 147-152. IEEE, (2014)Object-recognition VLSI for pedestrian detection in automotive applications.F. An, X. Zhang, L. Chen, und I. Ishii. ASICON, Seite 651-653. IEEE, (2017)A Hardware-Efficient Recognition Accelerator Using Haar-Like Feature and SVM Classifier.A. Luo, F. An, X. Zhang, und H. Mattausch. IEEE Access, (2019)A Hardware Architecture for Cell-Based Feature-Extraction and Classification Using Dual-Feature Space.F. An, X. Zhang, A. Luo, L. Chen, und H. Mattausch. IEEE Trans. Circuits Syst. Video Techn., 28 (10): 3086-3098 (2018)LVQ neural network SoC adaptable to different on-chip learning and recognition applications.F. An, T. Akazawa, S. Yamazaki, L. Chen, und H. Mattausch. APCCAS, Seite 623-626. IEEE, (2014)Low-power and real-time computer vision on-chip.W. Pang, H. Huang, F. An, und H. Yu. ISOCC, Seite 43-44. IEEE, (2016)k Nearest Neighbor Classification Coprocessor with Weighted Clock-Mapping-Based Searching.F. An, L. Chen, T. Akazawa, S. Yamazaki, und H. Mattausch. IEICE Transactions, 99-C (3): 397-403 (2016)Pixel-based pipeline hardware architecture for high-performance Haar-like feature extraction.Y. Fujita, F. An, A. Luo, X. Zhang, L. Chen, und H. Mattausch. APCCAS, Seite 611-612. IEEE, (2016)