Autor der Publikation

An ultrasonic volumetric scanner for image-guided surgery.

, , , , , und . CARS, Volume 1230 von International Congress Series, Seite 190-196. Elsevier, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Kaviani, Kambiz
Eine Person hinzufügen mit dem Namen Kaviani, Kambiz
 

Weitere Publikationen von Autoren mit dem selben Namen

A 6.4-Gb/s Near-Ground Single-Ended Transceiver for Dual-Rank DIMM Memory Interface Systems., , , , , , , , , und 8 andere Autor(en). J. Solid-State Circuits, 49 (1): 127-139 (2014)An Adaptive Body-Biased Clock Generation System in 28nm CMOS., , , , , und . VLSI Design, Seite 580-583. IEEE Computer Society, (2014)A 12.8-Gb/s/link Tri-Modal Single-Ended Memory Interface., , , , , , , , , und 22 andere Autor(en). J. Solid-State Circuits, 47 (4): 911-925 (2012)A 4.1pJ/b 16Gb/s coded differential bidirectional parallel electrical link., , , , , , , , und . ISSCC, Seite 138-140. IEEE, (2012)Clocking circuits for a 16Gb/s memory interface., , , , , , , , und . CICC, Seite 435-438. IEEE, (2008)A 0.4mW/Gb/s 16Gb/s near-ground receiver front-end with replica transconductance termination calibration., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 132-134. IEEE, (2012)A 6.4Gb/s near-ground single-ended transceiver for dual-rank DIMM memory interface systems., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 306-307. IEEE, (2013)A 16 Gb/s/Link, 64 GB/s Bidirectional Asymmetric Memory Interface., , , , , , , , , und 10 andere Autor(en). J. Solid-State Circuits, 44 (4): 1235-1247 (2009)An ultrasonic volumetric scanner for image-guided surgery., , , , , und . CARS, Volume 1230 von International Congress Series, Seite 190-196. Elsevier, (2001)A 0.94mW/Gb/s 22Gb/s 2-tap partial-response DFE receiver in 40nm LP CMOS., , und . ISSCC, Seite 42-43. IEEE, (2013)