Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Tanabe, Yasuki
Eine Person hinzufügen mit dem Namen Tanabe, Yasuki
 

Weitere Publikationen von Autoren mit dem selben Namen

Implementation of ISIS-SimpleScalar., , , und . PDPTA, Seite 117-123. CSREA Press, (2005)A scalable architecture for multi-class visual object detection., , , , und . FPL, Seite 1-8. IEEE, (2015)The performance of SNAIL-2 (a SSS-MIN connected multiprocessor with cache coherent mechanism)., , , , , und . Parallel Computing, 31 (3-4): 352-370 (2005)A Power-Efficient Hybrid Architecture Design for Image Recognition Using CNNs., , , , und . ISVLSI, Seite 22-27. IEEE Computer Society, (2018)Design and Evaluation of a Switch Architecture for Multistage Interconnection Network with Temporary Directory., , , und . ISCA PDCS, Seite 296-301. ISCA, (2004)A 20.5TOPS and 217.3GOPS/mm2 Multicore SoC with DNN Accelerator and Image Signal Processor Complying with ISO26262 for Automotive Applications., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 132-134. IEEE, (2019)A 20.5 TOPS Multicore SoC With DNN Accelerator and Image Signal Processor for Automotive Applications., , , , , , , , , und 9 andere Autor(en). J. Solid-State Circuits, 55 (1): 120-132 (2020)A 464GOPS 620GOPS/W heterogeneous multi-core SoC for image-recognition applications., , , , , , , , , und . ISSCC, Seite 222-223. IEEE, (2012)Performance Evaluation of 3-Dimensional MIN with Cache Consistency Maintenance Mechanism., , , , , und . PDPTA, Seite 1148-1154. CSREA Press, (2003)Visual co-occurrence network: using context for large-scale object recognition in retail., , , , , , und . ESTIMedia, Seite 1-10. IEEE, (2015)