PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Vijaykrishnan, Narayanan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tuning Garbage Collection in an Embedded Java Environment.

, , , , , und . HPCA, Seite 92-103. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Vijaykrishnan, Narayanan
Eine Person hinzufügen mit dem Namen Vijaykrishnan, Narayanan
 

Weitere Publikationen von Autoren mit dem selben Namen

Java Runtime Systems: Characterization and Architectural Implications., , , , , und . IEEE Trans. Computers, 50 (2): 131-146 (2001)An integer linear programming-based tool for wireless sensor networks., , , und . J. Parallel Distrib. Comput., 65 (3): 247-260 (2005)Designing a 3-D FPGA: Switch Box Architecture and Thermal Issues., , , und . IEEE Trans. VLSI Syst., 16 (7): 882-893 (2008)Design of Thermally Robust Clock Trees Using Dynamically Adaptive Clock Buffers., , , , , , und . IEEE Trans. on Circuits and Systems, 56-I (2): 374-383 (2009)Energy-performance trade-offs for spatial access methods on memory-resident data., , , , , und . VLDB J., 11 (3): 179-197 (2002)Tunnel FET RF Rectifier Design for Energy Harvesting Applications., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 4 (4): 400-411 (2014)Nonvolatile Processor Architecture Exploration for Energy-Harvesting Applications., , , , , , und . IEEE Micro, 35 (5): 32-40 (2015)Network-on-Chip Architectures - A Holistic Design Exploration, , und . Lecture Notes in Electrical Engineering Springer, (2010)Simultaneous memory and bus partitioning for SoC architectures., , , , und . SoCC, Seite 125-128. IEEE, (2005)Performance Improvements through Timing Driven Reconfiguration of Black-Boxes in Platform FPGAs., , , , und . SoCC, Seite 105-106. IEEE, (2006)