Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A dynamically error correctable bit parallel Montgomery multiplier over binary extension fields., , , und . ECCTD, Seite 600-603. IEEE, (2011)BCH code based multiple bit error correction in finite field multiplier circuits., , , , und . ISQED, Seite 615-620. IEEE, (2011)VLSI Architecture for Bit Parallel Systolic Multipliers for Special Class of GF(2 m )Using Dual Bases., , , und . VDAT, Volume 7373 von Lecture Notes in Computer Science, Seite 258-269. Springer, (2012)On the design of different concurrent EDC schemes for S-Box and GF(p)., , , , und . ISQED, Seite 211-218. IEEE, (2010)A Galois Field Based Logic Synthesis Approach with Testability., , , , und . VLSI Design, Seite 629-634. IEEE Computer Society, (2008)GfXpress: A Technique for Synthesis and Optimization of GF(2m) Polynomials., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (4): 698-711 (2008)MODD for CF: a representation for fast evaluation of multiple-output functions., , , und . HLDVT, Seite 61-66. IEEE Computer Society, (2004)MODD: A New Decision Diagram and Representation for Multiple Output Binary Functions., und . DATE, Seite 1388-1389. IEEE Computer Society, (2004)Simplified bit parallel systolic multipliers for special class of galois field (2m) with testability., , , und . IET Computers & Digital Techniques, 4 (5): 428-437 (2010)Analytic models for crossbar read operation., , , , und . IOLTS, Seite 3-4. IEEE, (2016)