PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Meloni, Paolo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ASAM: Automatic Architecture Synthesis and Application Mapping.

, , , , , , , , , , , , und . DSD, Seite 216-225. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

PD Dr. Paolo Malgaretti University of Stuttgart

Paolo Carlo Danesini University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

ASAM: Automatic Architecture Synthesis and Application Mapping., , , , , , , , , und 3 andere Autor(en). DSD, Seite 216-225. IEEE Computer Society, (2012)Reconfigurable coprocessors synthesis in the MPEG-RVC domain., , , , und . ReConFig, Seite 1-8. IEEE, (2015)Towards Self-Adaptive KPN Applications on NoC-Based MPSoCs., , , und . Adv. Software Engineering, (2012)Adaptivity Support for MPSoCs Based on Process Migration in Polyhedral Process Networks., , , , und . VLSI Design, (2012)A system-level approach to adaptivity and fault-tolerance in NoC-based MPSoCs: The MADNESS project., , , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 37 (6-7): 515-529 (2013)Welcome to the 2013 conference on design and architectures for signal and image processing (DASIP) in Cagliari, Italy., und . DASIP, Seite 8. IEEE, (2013)Exploring custom heterogeneous MPSoCs for real-time neural signal decoding., , , , und . DASIP, Seite 1-8. IEEE, (2015)Designing Message-Dependent Deadlock Free Networks on Chips for Application-Specific Systems on Chips., , , , , , , und . VLSI-SoC, Seite 158-163. IEEE, (2006)A Custom MPSoC Architecture With Integrated Power Management for Real-Time Neural Signal Decoding., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 4 (2): 230-241 (2014)Exploiting FPGAs for technology-aware system-level evaluation of multi-core architectures., , und . ISPASS, Seite 194-202. IEEE Computer Society, (2010)