Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A specialized low-cost vectorized loop buffer for embedded processors.

L. Huang, Z. Wang, L. Shen, H. Lu, N. Xiao, und C. Liu. DATE, Seite 1200-1203. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Dr. rer. nat. Lei Wang University of Stuttgart

Yue Wang University of Stuttgart

Xiwei Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Using an Automated Approach to Explore and Design a High-Efficiency Processor Element for the Multimedia Domain.M. che Lai, J. Guo, Z. Zhang, und Z. Wang. CISIS, Seite 613-618. (2008)Dynamic Streamization Model Execution for SIMD Engines on Multicore Architectures.L. Huang, Z. Wang, N. Xiao, Y. Wang, und Q. Dou. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (11): 1814-1818 (2013)An approach to minimizing the interpretation overhead in Dynamic Binary Translation.W. Chen, D. Chen, und Z. Wang. The Journal of Supercomputing, 61 (3): 804-825 (2012)Research and Implementation of a 32-Bit Asynchronous Multiplier.Y. Li, L. Wang, R. Gong, K. Dai, und Z. Wang. Journal of Computer Research and Development, 43 (12): 2152-2157 (2006)Research on intra modes for inter-frame coding in H.264.Y. Cheng, Z. Wang, J. Guo, und K. Dai. CSCWD (2), Seite 740-744. IEEE Computer Society, (2005)1-84600-002-5.A specialized low-cost vectorized loop buffer for embedded processors.L. Huang, Z. Wang, L. Shen, H. Lu, N. Xiao, und C. Liu. DATE, Seite 1200-1203. IEEE, (2011)Characterizing Fine-Grain Parallelism on Modern Multicore Platform.X. Chen, W. Chen, J. Li, Z. Zheng, L. Shen, und Z. Wang. ICPADS, Seite 941-946. IEEE Computer Society, (2011)A Light-weight Code Cache Design for Dynamic Binary Translation.W. Chen, L. Shen, H. Lu, Z. Wang, und N. Xiao. ICPADS, Seite 120-125. IEEE Computer Society, (2009)A New CORDIC Algorithm and Software Implementation Based on Synchronized Data Triggering Architecture.X. Gan, K. Dai, L. Huang, L. Shen, und Z. Wang. MUE, Seite 83-86. IEEE Computer Society, (2008)Dynamic Optimization on Multi-core Platform.J. Wen, L. Shen, und Z. Wang. TrustCom, Seite 1901-1906. IEEE Computer Society, (2012)