Autor der Publikation

Sustainable Modular Adaptive Redundancy Technique Emphasizing Partial Reconfiguration for Reduced Power Consumption.

, , , und . Int. J. Reconfig. Comp., (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Guest Editorial: IEEE Transactions on Computers Special Section on Emerging Non-Volatile Memory Technologies: From Devices to Architectures and Systems., , , und . IEEE Trans. Computers, 68 (8): 1111-1113 (2019)Scalable FPGA-based architecture for DCT computation using dynamic partial reconfiguration., , , und . ACM Trans. Embedded Comput. Syst., 9 (1): 9:1-9:18 (2009)Progress in autonomous fault recovery of field programmable gate arrays., , und . ACM Comput. Surv., 43 (4): 31:1-31:30 (2011)Composable Probabilistic Inference Networks Using MRAM-based Stochastic Neurons., , , und . CoRR, (2018)Data-partitioning using the Hilbert space filling curves: Effect on the speed of convergence of Fuzzy ARTMAP for large database problems., , , und . Neural Networks, 18 (7): 967-984 (2005)Optimization of NULL convention self-timed circuits., , , , und . Integration, 37 (3): 135-165 (2004)Intrinsic evolvable hardware platform for digital circuit design and repair using genetic algorithms., und . Appl. Soft Comput., 12 (8): 2470-2480 (2012)Communication Pattern Based Methodology for Performance Analysis of Termination Detection Schemes., und . ICPADS, Seite 535-541. IEEE Computer Society, (2002)Scalable FPGA Architecture for DCT Computation Using Dynamic Partial Reconfiguration., , , und . ERSA, Seite 269-272. CSREA Press, (2008)Scalable Adaptive Spintronic Reconfigurable Logic Using Area-Matched MTJ Design., , , und . IEEE Trans. on Circuits and Systems, 63-II (7): 678-682 (2016)