Autor der Publikation

Manipulation of hidden units activities for fault tolerant multi-layer neural networks.

, , , und . CIRA, Seite 19-24. IEEE, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hayashi, Terumine
Eine Person hinzufügen mit dem Namen Hayashi, Terumine
 

Weitere Publikationen von Autoren mit dem selben Namen

Descriptive Answer Clustering System for Immediate Feedback., , , , und . ICCE, Volume 162 von Frontiers in Artificial Intelligence and Applications, Seite 37-40. IOS Press, (2007)A Method for Evaluating Upper Bound of Simultaneous Switching Gates Using Circuit Partition., , , und . ASP-DAC, Seite 291-294. IEEE Computer Society, (1999)Manipulation of hidden units activities for fault tolerant multi-layer neural networks., , , und . CIRA, Seite 19-24. IEEE, (2003)Enhancing both generalization and fault tolerance of multilayer neural networks., , , und . IJCNN, Seite 1429-1433. IEEE, (2007)Cyclic greedy generation method for limited number of IDDQ tests., , und . Asian Test Symposium, Seite 362-. IEEE Computer Society, (2000)Sequential circuit test generation by real number simulation., , , und . Systems and Computers in Japan, 24 (9): 64-75 (1993)A Parallel Generation System of Compact IDDQ Test Sets for Large Combinational Circuits., und . Asian Test Symposium, Seite 164-. IEEE Computer Society, (1999)Test Generation for Stuck-On Faults in BDD-Based Pass-Transistor Logic SPL., , und . Asian Test Symposium, Seite 16-21. IEEE Computer Society, (1997)Fault tolerant training algorithm for multi-layer neural networks focused on hidden unit activities., , und . IJCNN, Seite 1540-1545. IEEE, (2006)Shape of error surfaces in SpikeProp., , , und . IJCNN, Seite 840-844. IEEE, (2008)