PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jiang, Shixiong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Edge-aware dynamic programming-based cost aggregation for robust stereo matching.

, , , und . J. Electronic Imaging, 24 (4): 043016 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chenming Jiang University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Edge-aware dynamic programming-based cost aggregation for robust stereo matching., , , und . J. Electronic Imaging, 24 (4): 043016 (2015)TM-RF: Aging-Aware Power-Efficient Register File Design for Modern Microprocessors., , , und . IEEE Trans. VLSI Syst., 23 (7): 1196-1209 (2015)A multiagent-based model for pedestrian simulation in subway stations., , , , und . Simulation Modelling Practice and Theory, (2017)Variation-and-aging aware low power embedded SRAM for multimedia applications., , , , und . SoCC, Seite 21-26. IEEE, (2012)Hybrid-cell register files design for improving NBTI reliability., , , , , und . Microelectronics Reliability, 52 (9-10): 1865-1869 (2012)A high speed and low power content-addressable memory(CAM) using pipelined scheme., , und . SoCC, Seite 345-349. IEEE, (2015)Ultra-Low Voltage Split-Data-Aware Embedded SRAM for Mobile Video Applications., , , , und . IEEE Trans. on Circuits and Systems, 59-II (12): 883-887 (2012)A novel fault-tolerant router architecture for network-on-chip reconfiguration., , und . SoCC, Seite 292-297. IEEE, (2015)A high throughput router with a novel switch allocator for network on chip., , und . SoCC, Seite 160-163. IEEE, (2015)An Energy Efficient In-Memory Computing Machine Learning Classifier Scheme., , , , und . VLSI Design, Seite 157-162. IEEE, (2019)