Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Energy efficient neural networks for big data analytics.

Y. Wang, B. Li, R. Luo, Y. Chen, N. Xu, und H. Yang. DATE, Seite 1-2. European Design and Automation Association, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Chen University of Stuttgart

Yiyin Chen University of Stuttgart

Jun Chen University of Stuttgart

Lu Chen University of Stuttgart

Yingxing Cheng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Loadsa: A yield-driven top-down design method for STT-RAM array.W. Wen, Y. Zhang, L. Zhang, und Y. Chen. ASP-DAC, Seite 291-296. IEEE, (2013)Low cost power failure protection for MLC NAND flash storage systems with PRAM/DRAM hybrid buffer.J. Guo, J. Yang, Y. Zhang, und Y. Chen. DATE, Seite 859-864. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Cache coherence enabled adaptive refresh for volatile STT-RAM.J. Li, L. Shi, Q. Li, C. Xue, Y. Chen, und Y. Xu. DATE, Seite 1247-1250. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Energy efficient neural networks for big data analytics.Y. Wang, B. Li, R. Luo, Y. Chen, N. Xu, und H. Yang. DATE, Seite 1-2. European Design and Automation Association, (2014)Low-Power Design of Emerging Memory Technologies.Y. Chen, H. Li, Y. Xie, und D. Niu. Handbook of Energy-Aware and Green Computing, Chapman and Hall/CRC, (2012)Reduction of data prevention cost and improvement of reliability in MLC NAND flash storage system.D. Wang, J. Guo, K. Bu, und Y. Chen. ICNC, Seite 259-263. IEEE, (2014)Neuromorphic computing: A SoC scaling path for the next decades.Y. Chen, und Q. Wu. SoCC, Seite 290-291. IEEE, (2012)Prefetching techniques for STT-RAM based last-level cache in CMP systems.M. Mao, G. Sun, Y. Li, A. Jones, und Y. Chen. ASP-DAC, Seite 67-72. IEEE, (2014)DCG: deterministic clock-gating for low-power microprocessor design.H. Li, S. Bhunia, Y. Chen, K. Roy, und T. Vijaykumar. IEEE Trans. VLSI Syst., 12 (3): 245-254 (2004)SC-ESAP: A Parallel Application Platform for Earth System Model.J. Jiang, T. Wang, X. Chi, H. Hao, Y. Wang, Y. Chen, und H. Zhang. ICCS, Volume 80 von Procedia Computer Science, Seite 1612-1623. Elsevier, (2016)