Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Modular and Scalable Architecture for the Realization of High-speed Programmable Rank Order Filters Using Threshold Logic.

I. Hatirnaz, F. Gürkaynak, und Y. Leblebici. VLSI Design, 2000 (2): 115-128 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hatirnaz, Ilhan

Eine Person hinzufügen mit dem Namen Hatirnaz, Ilhan

Weitere Publikationen von Autoren mit dem selben Namen

Full-custom CMOS realization of a high-performance binary sorting engine with linear area-time complexity.T. Demirci, I. Hatirnaz, und Y. Leblebici. ISCAS (5), Seite 453-456. IEEE, (2003)A Modular and Scalable Architecture for the Realization of High-speed Programmable Rank Order Filters Using Threshold Logic.I. Hatirnaz, F. Gürkaynak, und Y. Leblebici. VLSI Design, 2000 (2): 115-128 (2000)Via-programmable expanded universal logic gate in MCML for structured ASIC applications: circuit design.E. Brauer, I. Hatirnaz, S. Badel, und Y. Leblebici. ISCAS, IEEE, (2006)Modelling and implementation of twisted differential on-chip interconnects for crosstalk noise reduction.I. Hatirnaz, und Y. Leblebici. ISCAS (5), Seite 185-188. IEEE, (2004)Implementation of Structured ASIC Fabric Using Via-Programmable Differential MCML Cells.S. Badel, I. Hatirnaz, Y. Leblebici, und E. Brauer. VLSI-SoC, Seite 234-238. IEEE, (2006)Realization of a programmable rank-order filter architecture using capacitive threshold logic gates.I. Hatirnaz, F. Gürkaynak, und Y. Leblebici. ISCAS (1), Seite 435-438. IEEE, (1999)A compact modular architecture for high-speed binary sorting.I. Hatirnaz, F. Gürkaynak, und Y. Leblebici. ICASSP, Seite 3339-3342. IEEE, (2000)Early wire characterization for predictable network-on-chip global interconnects.I. Hatirnaz, S. Badel, N. Pazos, Y. Leblebici, S. Murali, D. Atienza, und G. Micheli. SLIP, Seite 57-64. ACM, (2007)

PUMA

Disambiguierung von "Hatirnaz, Ilhan"

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Modular and Scalable Architecture for the Realization of High-speed Programmable Rank Order Filters Using Threshold Logic.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

PUMA

Disambiguierung von "Hatirnaz, Ilhan"

KopierenLöschenDiese Publikation zur Ablage hinzufügenCommunity-EintragVersionsverlauf dieses EintragsURLDOIBibTeXEndNoteAPAChicagoDIN 1505HarvardMSOffice XML A Modular and Scalable Architecture for the Realization of High-speed Programmable Rank Order Filters Using Threshold Logic.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Modular and Scalable Architecture for the Realization of High-speed Programmable Rank Order Filters Using Threshold Logic.