PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fujiwara, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimal Wait-Free Clock Synchronisation Protocol on a Shared-Memory Multi-processor System.

, , , und . WDAG, Volume 1320 von Lecture Notes in Computer Science, Seite 290-304. Springer, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Fujiwara, Hideo
Eine Person hinzufügen mit dem Namen Fujiwara, Hideo
 

Weitere Publikationen von Autoren mit dem selben Namen

Fast false path identification based on functional unsensitizability using RTL information., , , und . ASP-DAC, Seite 660-665. IEEE, (2009)Secure scan design using shift register equivalents against differential behavior attack., , und . ASP-DAC, Seite 818-823. IEEE, (2011)Localized random access scan: Towards low area and routing overhead., , , und . ASP-DAC, Seite 565-570. IEEE, (2008)Handling the pin overhead problem of DFTs for high-quality and at-speed tests., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (9): 1105-1113 (2002)System-on-chip test scheduling with reconfigurable core wrappers., und . IEEE Trans. VLSI Syst., 14 (3): 305-309 (2006)SPIRIT: a highly robust combinational test generation algorithm., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 21 (12): 1446-1458 (2002)Synthesis and Enumeration of Generalized Shift Registers for Strongly Secure SR-Equivalents., und . IEICE Transactions, 100-D (9): 2232-2236 (2017)Differential Behavior Equivalent Classes of Shift Register Equivalents for Secure and Testable Scan Design., , und . IEICE Transactions, 94-D (7): 1430-1439 (2011)Strongly Secure Scan Design Using Generalized Feed Forward Shift Registers., und . IEICE Transactions, 98-D (10): 1852-1855 (2015)A Method of Path Mapping from RTL to Gate Level and Its Application to False Path Identification., , und . IEICE Transactions, 93-D (7): 1857-1865 (2010)