PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Zeng, Xuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated Algorithm for 3-D IC Through-Silicon Via Assignment.

, , , und . IEEE Trans. VLSI Syst., 22 (3): 655-666 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhuoyao Zeng University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient multiple starting point optimization for automated analog circuit optimization via recycling simulation data., , , , und . DATE, Seite 1417-1422. IEEE, (2016)WCOMP: Waveform Comparison Tool for Mixed-signal Validation Regression in Memory Design., , , , , und . ASP-DAC, Seite 209-214. IEEE Computer Society, (2007)Robust Analog Circuit Sizing Using Ellipsoid Method and Affine Arithmetic., , , , und . ASP-DAC, Seite 203-208. IEEE Computer Society, (2007)Wavelet method for high-speed clock tree simulation., , , und . ISCAS (1), Seite 177-180. IEEE, (2002)A yield-enhanced global optimization methodology for analog circuit based on extreme value theory., , , , , und . SCIENCE CHINA Information Sciences, 59 (8): 082401:1-082401:16 (2016)An Efficient FPGA Implementation of Orthogonal Matching Pursuit With Square-Root-Free QR Decomposition., , , , und . IEEE Trans. VLSI Syst., 27 (3): 611-623 (2019)Improvement of Texture Image Retrieval Algorithm Based on Sparse Coding., , und . CyberC, Seite 501-506. IEEE Computer Society, (2012)Binning Optimization for Transparently-Latched Circuits., , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (2): 270-283 (2011)Model Order Reduction of Parameterized Interconnect Networks via a Two-Directional Arnoldi Process., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 27 (9): 1571-1582 (2008)Power-optimal simultaneous buffer insertion/sizing and wire sizing for two-pin nets., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 24 (12): 1915-1924 (2005)