PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Cai, Fang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Knowledge Service Project in the Era of Big Data.

, , , und . BigData Congress, Seite 429-430. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sonja Cais University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Identifying student group profiles for diagnostic feedback using snap-drift modal learning neural network., , , und . Artif. Intell. Research, 5 (2): 1-13 (2016)Effective Diagnostic Feedback for Online Multiple-Choice Questions., , , und . AIAI (1), Volume 381 von IFIP Advances in Information and Communication Technology, Seite 316-326. Springer, (2012)Intelligent diagnostic feedback for online multiple-choice questions., , , und . Artif. Intell. Rev., 42 (3): 369-383 (2014)Reduced-latency scheduling scheme for min-max non-binary LDPC decoding., und . APCCAS, Seite 414-417. IEEE, (2010)Relaxed Min-Max Decoder Architectures for Nonbinary Low-Density Parity-Check Codes., und . IEEE Trans. VLSI Syst., 21 (11): 2010-2023 (2013)Reliability-Driven ECC Allocation for Multiple Bit Error Resilience in Processor Cache., , , und . IEEE Trans. Computers, 60 (1): 20-34 (2011)BrainQuake: An Open-Source Python Toolbox for the Stereoelectroencephalography Spatiotemporal Analysis., , , , , und . Frontiers Neuroinformatics, (2021)Efficient Partial-Parallel Decoder Architecture for Quasi-Cyclic Nonbinary LDPC Codes., und . IEEE Trans. on Circuits and Systems, 58-I (2): 402-414 (2011)Efficient Check Node Processing Architectures for Non-binary LDPC Decoding Using Power Representation., und . SiPS, Seite 137-142. IEEE, (2012)Partial-parallel decoder architecture for quasi-cyclic non-binary LDPC codes., und . ICASSP, Seite 1506-1509. IEEE, (2010)