Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A sliding window scheme for accurate clock mesh analysis.

H. Chen, C. Yeh, G. Wilke, S. Reddy, H. van Nguyen, W. Walker, und R. Murgai. ICCAD, Seite 939-946. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Matthias Walker University of Stuttgart

Moritz Walker University of Stuttgart

Oliver Walker University of Stuttgart

Tim W{\"{u}}rtele

Tim W{\"{u}}rtele

Weitere Publikationen von Autoren mit dem selben Namen

A 32Gb/s wireline receiver with a low-frequency equalizer, CTLE and 2-tap DFE in 28nm CMOS.S. Parikh, T. Kao, Y. Hidaka, J. Jiang, A. Toda, S. McLeod, W. Walker, Y. Koyanagi, T. Shibuya, und J. Yamada. ISSCC, Seite 28-29. IEEE, (2013)A 40-to-44Gb/s 3�? Oversampling CMOS CDR/1: 16 DEMUX.N. Nedovic, N. Tzartzanis, H. Tamura, F. Rotella, M. Wiklund, Y. Mizutani, Y. Okaniwa, T. Kuroda, J. Ogawa, und W. Walker. ISSCC, Seite 224-598. IEEE, (2007)A Transparent Voltage Conversion Method and Its Application to a Dual-Supply-Voltage Register File.N. Tzartzanis, und W. Walker. ICCD, Seite 107-. IEEE Computer Society, (2003)An efficient transistor optimizer for custom circuits.X. Yu, V. Oklobdzija, und W. Walker. ISCAS (5), Seite 197-200. IEEE, (2003)A Leakage Current Replica Keeper for Dynamic Circuits.Y. Lih, N. Tzartzanis, und W. Walker. J. Solid-State Circuits, 42 (1): 48-55 (2007)Event-Driven Modeling of CDR Jitter Induced by Power-Supply Noise, Finite Decision-Circuit Bandwidth, and Channel ISI.M. van Ierssel, H. Yamaguchi, A. Sheikholeslami, H. Tamura, und W. Walker. IEEE Trans. on Circuits and Systems, 55-I (5): 1306-1315 (2008)A Case Study: Power and Performance Improvement of a Chip Multiprocessor for Transaction Processing.H. Ando, N. Tzartzanis, und W. Walker. IEEE Trans. VLSI Syst., 13 (7): 865-868 (2005)Analysis techniques for obtaining the steady-state solution of MOS LC oscillators.M. Mansour, A. Mehrotra, W. Walker, und A. Narayan. ISCAS (5), Seite 512-515. IEEE, (2004)A Single-40 Gb/s Dual-20 Gb/s Serializer IC With SFI-5.2 Interface in 65 nm CMOS.K. Kanda, H. Tamura, T. Yamamoto, S. Matsubara, M. Kibune, Y. Doi, T. Shibasaki, N. Tzartzanis, A. Kristensson, S. Parikh und 8 andere Autor(en). J. Solid-State Circuits, 44 (12): 3580-3589 (2009)A 3 Watt 39.8-44.6 Gb/s Dual-Mode SFI5.2 SerDes Chip Set in 65 nm CMOS.N. Nedovic, A. Kristensson, S. Parikh, S. Reddy, S. McLeod, N. Tzartzanis, K. Kanda, T. Yamamoto, S. Matsubara, M. Kibune und 13 andere Autor(en). J. Solid-State Circuits, 45 (10): 2016-2029 (2010)