Autor der Publikation

Evaluating area and performance of hybrid FPGAs with nanoscale clusters and CMOS routing.

, und . JETC, 3 (3): 15 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Built-In Self-Test and Recovery Procedures for Molecular Electronics-Based Nanofabrics., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 26 (5): 943-958 (2007)SCT: An Approach For Testing and Configuring Nanoscale Devices., und . VTS, Seite 370-377. IEEE Computer Society, (2006)A new hybrid FPGA with nanoscale clusters and CMOS routing., und . DAC, Seite 727-730. ACM, (2006)Evaluating area and performance of hybrid FPGAs with nanoscale clusters and CMOS routing., und . JETC, 3 (3): 15 (2007)An Experimental Analysis of Power and Delay Signal-to-Noise Requirements for Detecting Trojans and Methods for Achieving the Required Detection Sensitivities., , , und . IEEE Trans. Information Forensics and Security, 6 (3-2): 1170-1179 (2011)Defect Tolerance for Nanoscale Crossbar-Based Devices., und . IEEE Design & Test of Computers, 25 (6): 549-559 (2008)Fine-grained island style architecture for molecular electronic devices., und . FPGA, Seite 226. ACM, (2006)A Sensitivity Analysis of Power Signal Methods for Detecting Hardware Trojans Under Real Process and Environmental Conditions., , und . IEEE Trans. VLSI Syst., 18 (12): 1735-1744 (2010)Test and recovery for fine-grained nanoscale architectures., und . FPGA, Seite 226. ACM, (2006)Bit string analysis of Physical Unclonable Functions based on resistance variations in metals and transistors., , , und . HOST, Seite 13-20. IEEE Computer Society, (2012)