Autor der Publikation

A Novel Test Data Compression Scheme for SoCs Based on Block Merging and Compatibility.

, , und . IEICE Transactions, 97-A (7): 1452-1460 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Cooperative communication for efficient and scalable all-to-all barrier synchronization on mesh-based many-core NoCs., , , , , und . IEICE Electronic Express, 11 (18): 20140542 (2014)Computationally Efficient Architecture for Accurate Frequency Estimation with Fourier Interpolation., , , , und . CSSP, 33 (3): 781-797 (2014)Scalable Parallel Distributed Coprocessor System for Graph Searching Problems with Massive Data., , , , , und . Scientific Programming, (2017)FPGA implementation of low-power and high-PSNR DCT/IDCT architecture based on adaptive recoding CORDIC., , und . FPT, Seite 128-135. IEEE, (2015)LaLo-Check: A Path Optimization Framework for Sampling-Based Motion Planning With Tree Structure., , und . IEEE Access, (2019)A Novel Test Data Compression Scheme for SoCs Based on Block Merging and Compatibility., , und . IEICE Transactions, 97-A (7): 1452-1460 (2014)Learning Deep Correspondence through Prior and Posterior Feature Constancy., , , , , , , und . CoRR, (2017)Learning for Disparity Estimation Through Feature Constancy., , , , , , , und . CVPR, Seite 2811-2820. IEEE Computer Society, (2018)YHFT-QDSP: High-Performance Heterogeneous Multi-Core DSP., , , , , , , , , und 1 andere Autor(en). J. Comput. Sci. Technol., 25 (2): 214-224 (2010)Flexible and high-efficiency turbo product code decoder design., , und . IEICE Electronic Express, 9 (12): 1044-1050 (2012)