PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Amano, Hideharu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Techniques for Virtual Hardware on a Dynamically Reconfigurable Processor - An Approach to Tough Cases.

, , , , und . FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 464-473. Springer, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Amano, Hideharu
Eine Person hinzufügen mit dem Namen Amano, Hideharu
 

Weitere Publikationen von Autoren mit dem selben Namen

Power reduction techniques for Dynamically Reconfigurable Processor Arrays., , , , , , , und . FPL, Seite 305-310. IEEE, (2008)On-the-fly Sending: A Low Latency High Bandwidth Message Transfer Mechanism., , , , , , und . ISPAN, Seite 186-194. IEEE Computer Society, (2000)Implementation and Evaluation of a High Speed License Plate Recognition System on an FPGA., , , , , und . CIT, Seite 567-572. IEEE Computer Society, (2007)ACRO: Assignment of channels in reverse order to make arbitrary routing deadlock-free., , , , , , und . ICIS, Seite 1-6. IEEE Computer Society, (2016)Partial Reconfiguration of Flux Limiter Functions in MUSCL Scheme Using FPGA., , , , und . IEICE Transactions, 95-D (10): 2369-2376 (2012)Proxy Responses by FPGA-Based Switch for MapReduce Stragglers., , , und . IEICE Transactions, 101-D (9): 2258-2268 (2018)A Perpetuum Mobile 32bit CPU on 65nm SOTB CMOS Technology with Reverse-Body-Bias Assisted Sleep Mode., , , , , , und . IEICE Transactions, 98-C (7): 536-543 (2015)A Leakage Efficient Instruction TLB Design for Embedded Processors., , , , , und . IEICE Transactions, 94-D (8): 1565-1574 (2011)A Novel Channel Assignment Method to Ensure Deadlock-Freedom for Deterministic Routing., , , , , , und . IEICE Transactions, 100-D (8): 1798-1806 (2017)Foreword.. IEICE Transactions, 95-D (12): 2749 (2012)