PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Sur-Kolay, Susmita"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multiobjective Genetic Algorithm for k-way Equipartitioning of a Point Set with Application to CAD-VLSI.

, , , und . ICIT, Seite 281-284. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Norbert Sürken University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel architecture for QPSK modulation based on time-mode signal processing., , und . VDAT, Seite 1-6. IEEE, (2014)Faster Placer for Island-Style FPGAs., und . ICCTA, Seite 117-121. IEEE Computer Society, (2007)Fsimac: a fault simulator for asynchronous sequential circuits., , , , und . Asian Test Symposium, Seite 114-119. IEEE Computer Society, (2000)Combined instruction and loop parallelism in array synthesis for FPGAs., , und . ISSS, Seite 165-170. ACM / IEEE Computer Society, (2001)Selective Sensitization of Useless Sneak-Paths for Test Optimization in Memristor-Arrays., , und . VLSI Design, Seite 383-388. IEEE, (2019)Systematic Poisoning Attacks on and Defenses for Machine Learning in Healthcare., , , und . IEEE J. Biomedical and Health Informatics, 19 (6): 1893-1905 (2015)A Modeling Approach for Addressing Power Supply Switching Noise Related Failures of Integrated Circuit., , , und . DATE, Seite 1078-1083. IEEE Computer Society, (2004)Physiological Information Leakage: A New Frontier in Health Information Security., , , und . IEEE Trans. Emerging Topics Comput., 4 (3): 321-334 (2016)A Synthesis Method for Quaternary Quantum Logic Circuits., , und . VDAT, Volume 7373 von Lecture Notes in Computer Science, Seite 270-280. Springer, (2012)Flare reduction in EUV Lithography by perturbation of wire segments., , und . VLSI-SoC, Seite 7-12. IEEE, (2015)