PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Fakhfakh, Mourad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Physical vs. surrogate models of passive RF devices.

, , , , , , , und . ISCAS, Seite 117-120. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Fakhfakh, Mourad
Eine Person hinzufügen mit dem Namen Fakhfakh, Mourad
 

Weitere Publikationen von Autoren mit dem selben Namen

SODAC: A Simulation-Based Tool for the Optimal Design of Analog Circuits., , , und . Int. J. of Applied Metaheuristic Computing, 3 (4): 64-83 (2012)Improving Switched Current Sigma Delta Modulators' Performances via the Particle Swarm Optimization Technique., , , , und . Int. J. of Applied Metaheuristic Computing, 1 (2): 18-33 (2010)A novel Alienor-based heuristic for the optimal design of analog circuits.. Microelectronics Journal, 40 (1): 141-148 (2009)Live demonstration: CASCADES.1: A flow-graph-based symbolic analyzer., und . ISCAS, Seite 2782. IEEE, (2010)An RBF-PSO technique for the rapid optimization of (CMOS) analog circuits., , , , , und . MOCAST, Seite 1-4. IEEE, (2018)Synthesis of active inductors using SFG stamps., und . Microelectronics Journal, 44 (12): 1107-1122 (2013)Simulation-based optimization of CCIIs' performances in weak inversion., , , , und . ICECS, Seite 655-658. IEEE, (2010)Applications of evolutionary computation techniques to analog, mixed-signal and RF circuit design - an overview., , , und . ICECS, Seite 251-254. IEEE, (2009)Evolutionary Algorithms in the Optimal Sizing of Analog Circuits., , , , , , , , und . Intelligent Computational Optimization in Engineering, Volume 366 von Studies in Computational Intelligence, Springer, (2011)Sensitivity aware NSGA-II based Pareto front generation for the optimal sizing of analog circuits., , , , , und . Integration, (2016)