Autor der Publikation

An Interval-Based Diagnosis Scheme for Identifying Failing Vectors in a Scan-BIST Environment.

, , und . DATE, Seite 382-386. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A New Self-Checking Sum-Bit Duplicated Carry-Select Adder., , , und . DATE, Seite 1360-1361. IEEE Computer Society, (2004)Synthesis of Low-Cost Parity-Based Partially Self-Checking Circuits., , , und . IOLTS, Seite 35-. IEEE Computer Society, (2003)New Linear SEC-DED Codes with Reduced Triple Bit Error Miscorrection Probability., , und . IOLTS, Seite 37-42. IEEE Computer Society, (2008)A New Method for Concurrent Checking by Use of a 1-out-of-4 Code., , , und . IOLTW, Seite 147-152. IEEE Computer Society, (2000)Necessary and Sufficient Conditions for the Existence of Totally Self-Checking Circuits., , , und . IOLTS, Seite 25-30. IEEE Computer Society, (2004)Modified DEC BCH codes for parallel correction of 3-bit errors comprising a pair of adjacent errors., , und . IOLTS, Seite 116-121. IEEE, (2014)Self-Checking Combinational Circuits with Unidirectionally Independent Outputs., , , und . VLSI Design, 1998 (4): 333-345 (1998)Parallel matrix multiplication on an array-logical processor., , , und . Recent Issues in Pattern Analysis and Recognition, Volume 399 von Lecture Notes in Computer Science, Seite 72-78. Springer, (1989)Memories for Parallel Subtree-Access., und . Parallel Algorithms and Architectures, Volume 269 von Lecture Notes in Computer Science, Seite 122-130. Springer, (1987)Code disjoint self-parity combinational circuits for self-testing, concurrent fault detection and parity scan design., und . VTS, Seite 151-157. IEEE Computer Society, (1994)