Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A fast global gate collapsing technique for high performance designs using static CMOS and pass transistor logic., , und . ICCD, Seite 276-281. (1998)Capturing the Effect of Crosstalk on Delay.. VLSI Design, Seite 364-369. IEEE Computer Society, (2000)Wiresizing with Buffer Placement and Sizing for Power-Delay Tradeoffs., und . VLSI Design, Seite 346-351. IEEE Computer Society, (1996)Physical Design for Three-Dimensional Circuits., und . Handbook of Algorithms for Physical Design Automation, Auerbach Publications, (2008)An integrated algorithm for combined placement and libraryless technology mapping., und . ICCAD, Seite 102-106. IEEE Computer Society, (1999)Timing-driven partitioning for two-phase domino and mixed static/domino implementations., und . ICCAD, Seite 107-110. IEEE Computer Society, (1999)A Timing-Constrained Algorithm for Simultaneous Global Routing of Multiple Nets., und . ICCAD, Seite 99-103. IEEE Computer Society, (2000)Fast Analysis and Optimization of Power/Ground Networks., , und . ICCAD, Seite 477-480. IEEE Computer Society, (2000)CATALYST: planning layer directives for effective design closure., , , , , und . DATE, Seite 1873-1878. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Improving STT-MRAM density through multibit error correction., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)