PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Yazdanshenas, Sadegh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Embracing Diversity: Enhanced DSP Blocks for Low-Precision Deep Learning on FPGAs.

, , und . FPL, Seite 35-42. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Yazdanshenas, Sadegh
Eine Person hinzufügen mit dem Namen Yazdanshenas, Sadegh
 

Weitere Publikationen von Autoren mit dem selben Namen

COFFE 2: Automatic Modelling and Optimization of Complex and Heterogeneous FPGA Architectures., und . ACM Trans. Reconfigurable Technol. Syst., 12 (1): 3:1-3:27 (2019)Enhancing FPGAs with Magnetic Tunnel Junction-Based Block RAMs., , und . TRETS, 11 (1): 6:1-6:22 (2018)You Cannot Improve What You Do not Measure: FPGA vs. ASIC Efficiency Gaps for Convolutional Neural Network Inference., , und . ACM Trans. Reconfigurable Technol. Syst., 11 (3): 20:1-20:23 (2018)A Scalable Dependability Scheme for Routing Fabric of SRAM-Based Reconfigurable Devices., , und . IEEE Trans. VLSI Syst., 23 (9): 1868-1878 (2015)Designing Low Power and Durable Digital Blocks Using Shadow Nanoelectromechanical Relays., , , und . IEEE Trans. VLSI Syst., 24 (12): 3489-3498 (2016)Embracing Diversity: Enhanced DSP Blocks for Low-Precision Deep Learning on FPGAs., , und . FPL, Seite 35-42. IEEE Computer Society, (2018)Fine-Grained Architecture in Dark Silicon Era for SRAM-Based Reconfigurable Devices., und . IEEE Trans. on Circuits and Systems, 61-II (10): 798-802 (2014)Coding Last Level STT-RAM Cache for High Endurance and Low Power., , , und . IEEE Comput. Archit. Lett., 13 (2): 73-76 (2014)FPGA Logic Block Architectures for Efficient Deep Learning Inference., , , und . ACM Trans. Reconfigurable Technol. Syst., 13 (3): 12:1-12:34 (2020)Improving Confidentiality in Virtualized FPGAs., und . FPT, Seite 258-261. IEEE, (2018)