PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Bhunia, Swarup"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The power play: Security-energy trade-offs in the IoT regime.

, , , und . ICCD, Seite 690-693. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Bhunia, Swarup
Eine Person hinzufügen mit dem Namen Bhunia, Swarup
 

Weitere Publikationen von Autoren mit dem selben Namen

Security Through Obscurity: An Approach for Protecting Register Transfer Level Hardware IP., und . HOST, Seite 96-99. IEEE Computer Society, (2009)MAHA: An Energy-Efficient Malleable Hardware Accelerator for Data-Intensive Applications., , , , und . IEEE Trans. VLSI Syst., 23 (6): 1005-1016 (2015)Micropipeline-Based Asynchronous Design Methodology for Robust System Design Using Nanoscale Crossbar., und . ISQED, Seite 697-701. IEEE Computer Society, (2008)Sequential hardware Trojan: Side-channel aware design and placement., , , , und . ICCD, Seite 297-300. IEEE Computer Society, (2011)A Flexible Architecture for Systematic Implementation of SoC Security Policies., , und . ICCAD, Seite 536-543. IEEE, (2015)Secure and Trusted SoC: Challenges and Emerging Solutions., , und . MTV, Seite 29-34. IEEE Computer Society, (2013)Current based PUF exploiting random variations in SRAM cells., , , und . DATE, Seite 277-280. IEEE, (2016)Novel Low-Overhead Operand Isolation Techniques for Low-Power Datapath Synthesis., , , , und . IEEE Trans. VLSI Syst., 14 (9): 1034-1039 (2006)Self-Healing Design in Deep Scaled CMOS Technologies., , , , und . Journal of Circuits, Systems, and Computers, (2012)Efficient testing of SRAM with optimized march sequences and a novel DFT technique for emerging failures due to process variations., , , und . IEEE Trans. VLSI Syst., 13 (11): 1286-1295 (2005)