Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Device Circuit Co Design of FEFET Based Logic for Low Voltage Processors.

S. George, A. Aziz, X. Li, M. Kim, S. Datta, J. Sampson, S. Gupta, und V. Narayanan. ISVLSI, Seite 649-654. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kim Meliani University of Stuttgart

Joel Kimmich University of Stuttgart

Do Yeon Kim University of Stuttgart

Dr. Wolfgang Kimmerle University of Stuttgart

Dr. -Ing. Kim Riedmüller University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Exploration of Low-Power High-SFDR Current-Steering D/A Converter Design Using Steep-Slope Heterojunction Tunnel FETs.M. Kim, X. Li, H. Liu, J. Sampson, S. Datta, und V. Narayanan. IEEE Trans. VLSI Syst., 24 (6): 2299-2309 (2016)Steep Slope Devices: Enabling New Architectural Paradigms.K. Swaminathan, H. Liu, X. Li, M. Kim, J. Sampson, und V. Narayanan. DAC, Seite 114:1-114:6. ACM, (2014)Design and analysis of the quadfferential amplifier.T. Rookmaaker, M. Kim, und Y. Kim. Microelectronics Journal, 43 (10): 697-707 (2012)Device Circuit Co Design of FEFET Based Logic for Low Voltage Processors.S. George, A. Aziz, X. Li, M. Kim, S. Datta, J. Sampson, S. Gupta, und V. Narayanan. ISVLSI, Seite 649-654. IEEE Computer Society, (2016)Comparing Energy, Area, Delay Tradeoffs in Going Vertical with CMOS and Asymmetric HTFETs.M. Kim, W. Cane-Wissing, J. Sampson, S. Datta, V. Narayanan, und S. Gupta. ISVLSI, Seite 303-308. IEEE Computer Society, (2015)Modeling steep slope devices: From circuits to architectures.K. Swaminathan, M. Kim, N. Chandramoorthy, B. Sedighi, R. Perricone, J. Sampson, und V. Narayanan. DATE, Seite 1-6. European Design and Automation Association, (2014)Comparative Area and Parasitics Analysis in FinFET and Heterojunction Vertical TFET Standard Cells.M. Kim, W. Cane-Wissing, X. Li, J. Sampson, S. Datta, S. Gupta, und V. Narayanan. JETC, 12 (4): 38:1-38:23 (2016)Design and Implementation of Digital Hologram Content Using Modified Depth Information.S. Park, H. Choi, M. Kim, D. Kim, und Y. Seo. J. Inform. and Commun. Convergence Engineering, 12 (2): 122-127 (2014)Single-Ended and Differential MRAMs Based on Spin Hall Effect: A Layout-Aware Design Perspective.A. Aziz, W. Cane-Wissing, M. Kim, S. Datta, V. Narayanan, und S. Gupta. ISVLSI, Seite 333-338. IEEE Computer Society, (2015)