Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Design-for-Test Implementation of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application.

X. Tran, Y. Thonnart, J. Durupt, V. Beroulle, und C. Robach. NOCS, Seite 149-158. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kilian Türk University of Stuttgart

Nam Tran University of Stuttgart

Gregory-Jamie Tüzün University of Stuttgart

Trung-Hieu Tran University of Stuttgart

Gregory-Jamie Tüzün

Weitere Publikationen von Autoren mit dem selben Namen

A DFT Architecture for Asynchronous Networks-on-Chip.X. Tran, J. Durupt, F. Bertrand, V. Beroulle, und C. Robach. European Test Symposium, Seite 219-224. IEEE Computer Society, (2006)An Asynchronous Power Aware and Adaptive NoC Based Circuit.E. Beigné, F. Clermidy, H. Lhermet, S. Miermont, Y. Thonnart, X. Tran, A. Valentian, D. Varreau, P. Vivet, X. Popon und 1 andere Autor(en). J. Solid-State Circuits, 44 (4): 1167-1177 (2009)A proposal for enhancing training speed in deep learning models based on memory activity survey.T. Dang, B. Kieu-Do-Nguyen, T. Hoang, K. Nguyen, X. Tran, und C. Pham. IEICE Electron. Express, 18 (15): 20210252 (2021)A Design-for-Test Implementation of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application.X. Tran, Y. Thonnart, J. Durupt, V. Beroulle, und C. Robach. NOCS, Seite 149-158. IEEE Computer Society, (2008)Design-for-Test of Asynchronous Networks-on-Chip.X. Tran, V. Beroulle, J. Durupt, C. Robach, und F. Bertrand. DDECS, Seite 163-167. IEEE Computer Society, (2006)Power consumption estimation using VNOC2.0 simulator for a fuzzy-logic based low power Network-on-Chip.H. Phan, X. Tran, und T. Yoneda. ICICDT, Seite 1-4. IEEE, (2017)An on-Communication Multiple-TSV Defects Detection and Localization for Real-Time 3D-ICs.K. Dang, A. Ahmed, und X. Tran. MCSoC, Seite 223-228. IEEE, (2019)A Comprehensive Reliability Assessment of Fault-Resilient Network-on-Chip Using Analytical Model.K. Dang, A. Ahmed, X. Tran, Y. Okuyama, und A. Abdallah. IEEE Trans. VLSI Syst., 25 (11): 3099-3112 (2017)AES Datapath Optimization Strategies for Low-Power Low-Energy Multisecurity-Level Internet-of-Things Applications.D. Bui, D. Puschini, S. Bacles-Min, E. Beigné, und X. Tran. IEEE Trans. VLSI Syst., 25 (12): 3281-3290 (2017)A Wideband High Efficiency Ka-Band MMIC Power Amplifier for 5G Wireless Communications.D. Nguyen, X. Tran, N. Nguyen, P. Nguyen, und A. Pham. ISCAS, Seite 1-5. IEEE, (2019)