PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Tsiatouhas, Yiorgos"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fast deployment of alternate analog test using Bayesian model fusion.

, , , , , und . DATE, Seite 1030-1035. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Tsiatouhas, Yiorgos
Eine Person hinzufügen mit dem Namen Tsiatouhas, Yiorgos
 

Weitere Publikationen von Autoren mit dem selben Namen

Timing error tolerance in nanometer ICs., , und . IOLTS, Seite 283-288. IEEE Computer Society, (2010)NBTI aging tolerance in pipeline based designs NBTI., , und . IOLTS, Seite 31-36. IEEE, (2013)New High-Speed Multioutput Carry Look-Ahead Adders., , und . IEEE Trans. on Circuits and Systems, 60-II (10): 667-671 (2013)A Design Technique for Energy Reduction in NORA CMOS Logic., , , und . IEEE Trans. on Circuits and Systems, 53-I (12): 2647-2655 (2006)Cost and power efficient timing error tolerance in flip-flop based microprocessor cores., , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Timing Error Detection and Correction by Time Dilation., , und . VLSI-SoC (Selected Papers), Volume 313 von IFIP Advances in Information and Communication Technology, Seite 271-285. Springer, (2008)A Robust and Reconfigurable Multi-mode Power Gating Architecture., , , und . VLSI Design, Seite 280-285. IEEE Computer Society, (2011)A Pipeline Architecture Incorporating a Low-Cost Error Detection and Correction Mechanism., , , und . ICECS, Seite 692-695. IEEE, (2006)Low power scan by partitioning and scan hold., und . DDECS, Seite 262-265. IEEE, (2012)Static Power Reduction Using Variation-Tolerant and Reconfigurable Multi-Mode Power Switches., , , und . IEEE Trans. VLSI Syst., 22 (1): 13-26 (2014)