Autor der Publikation

Substrate Modeling and Noise Reduction in Mixed-Signal Circuits.

, , und . VLSI-SOC, Seite 13-18. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Approach to Model Checking for Nonlinear Analog Systems., , und . DATE, Seite 1080. IEEE Computer Society, (2002)PALACE: A Parallel and Hierarchical Layout Analyzer and Circuit Extractor., , und . ED&TC, Seite 357-361. IEEE Computer Society, (1996)Architecture driven partitioning., und . DATE, Seite 479-487. IEEE Computer Society, (2001)Figurenorientierte boolesche Maskenoperationen für die Layout-Prüfung integrierter Schaltungen / Polygon-based boolean mask operations to be used in IC design rule checking.. Elektronische Rechenanlagen, 26 (1): 20-28 (1984)A Network Comparison Algorithm for Layout Verification of Integrated Circuits.. IEEE Trans. on CAD of Integrated Circuits and Systems, 3 (2): 135-141 (1984)Using analog circuit behavior to generate SystemC events for an acceleration of mixed-signal simulation., , , und . ICCD, Seite 108-112. IEEE Computer Society, (2011)Line-to-ground capacitance calculation for VLSI: a comparison.. IEEE Trans. on CAD of Integrated Circuits and Systems, 7 (2): 295-298 (1988)Analog circuit simulation using range arithmetics., , und . ASP-DAC, Seite 762-767. IEEE, (2008)A Universal CLA Adder Generator for SRAM-Based FPGAs., und . FPL, Volume 1142 von Lecture Notes in Computer Science, Seite 44-54. Springer, (1996)Routing of analog busses with parasitic symmetry., , , und . ISPD, Seite 14-19. ACM, (2005)