%0 Generic %1 Feller.2023 %A Feller, Theodor %B Masterarbeit %D 2023 %K MA int %T Entwurf eines Automotive Ethernet Messempfängers auf einem FPGA %X Zusammenfassung Am Institut für Elektrische und Optische Nachrichtentechnik (INT) wurde ein Algorithmus zur Echzeitanalyse von Daten, die mittels Automotive Ethernet verschickt werden, entwickelt. Dieser Algorithmus kann in zwei Stufen unterteilt werden. Im Rahmen dieser Arbeit wurde die erste Stufe, welche Messdaten zu PAM3 Symbolen dekodiert, auf einem Kintex-7 FPGA-Board implementiert. Diese PAM3 Symbole sollen anschließend an einen PC über eine Gigabit Ethernet Schnittstelle übertragen werden, um dort weiter verarbeitet werden zu können. Um die erste Stufe, das sogenannte Physical Medium Attachment Layer (PMA), auf einem FPGA implementieren zu können, wurde die Messstrecke durch eine Sprung- und eine Impulsantwort charakterisiert und anschließend anhand der gewonnenen Daten, Filter zur Datenverarbeitung ausgelegt. Ebenso wurde der Algorithmus an die Hardware angepasst, sodass keine Division benötigt wird. Anschließend wurde die Kommunikation zwischen PC und FPGA implementiert. Dabei konnte auf eine Implementierung der Ethernet Schnittstelle und einen Universal INT Measurement Protocol (UIMP) Decoder zurückgegriffen werden. Abstract At the Institute of Electrical and Optical Communications (INT) an algorithm for real-time analysis of data sent via automotive Ethernet was developed. This algorithm can be divided into two stages. In the context of this work, the first stage, which decodes measurement data into PAM3 symbols, was implemented on a Kintex-7 FPGA board. These PAM3 symbols are then transferred to a PC over a Gigabit Ethernet Interface for further processing. In order to be able to implement the first stage, the Physical Medium Attachment Layer (PMA), on an FPGA, the measurement path was characterised by a step response and an impulse response. The filters for data processing were designed based on the resultes from the characterisation. The algorithm was also adapted to the hardware so that no division is required. The communication between the PC and the FPGA was then implemented. For this purpose an implementation of the ethernet interface 2 and the Universal INT Measurement Protocol (UIMP) decoder could be reused.

@misc{Feller.2023, abstract = {Zusammenfassung Am Institut f{\"u}r Elektrische und Optische Nachrichtentechnik (INT) wurde ein Algorithmus zur Echzeitanalyse von Daten, die mittels Automotive Ethernet verschickt werden, entwickelt. Dieser Algorithmus kann in zwei Stufen unterteilt werden. Im Rahmen dieser Arbeit wurde die erste Stufe, welche Messdaten zu PAM3 Symbolen dekodiert, auf einem Kintex-7 FPGA-Board implementiert. Diese PAM3 Symbole sollen anschlie{\ss}end an einen PC {\"u}ber eine Gigabit Ethernet Schnittstelle {\"u}bertragen werden, um dort weiter verarbeitet werden zu k{\"o}nnen. Um die erste Stufe, das sogenannte Physical Medium Attachment Layer (PMA), auf einem FPGA implementieren zu k{\"o}nnen, wurde die Messstrecke durch eine Sprung- und eine Impulsantwort charakterisiert und anschlie{\ss}end anhand der gewonnenen Daten, Filter zur Datenverarbeitung ausgelegt. Ebenso wurde der Algorithmus an die Hardware angepasst, sodass keine Division ben{\"o}tigt wird. Anschlie{\ss}end wurde die Kommunikation zwischen PC und FPGA implementiert. Dabei konnte auf eine Implementierung der Ethernet Schnittstelle und einen Universal INT Measurement Protocol (UIMP) Decoder zur{\"u}ckgegriffen werden. Abstract At the Institute of Electrical and Optical Communications (INT) an algorithm for real-time analysis of data sent via automotive Ethernet was developed. This algorithm can be divided into two stages. In the context of this work, the first stage, which decodes measurement data into PAM3 symbols, was implemented on a Kintex-7 FPGA board. These PAM3 symbols are then transferred to a PC over a Gigabit Ethernet Interface for further processing. In order to be able to implement the first stage, the Physical Medium Attachment Layer (PMA), on an FPGA, the measurement path was characterised by a step response and an impulse response. The filters for data processing were designed based on the resultes from the characterisation. The algorithm was also adapted to the hardware so that no division is required. The communication between the PC and the FPGA was then implemented. For this purpose an implementation of the ethernet interface [2] and the Universal INT Measurement Protocol (UIMP) decoder could be reused.}, added-at = {2024-02-15T14:43:38.000+0100}, author = {Feller, Theodor}, biburl = {https://puma.ub.uni-stuttgart.de/bibtex/28f98f03df82a5a69f11eb20aaddc8857/wolfgangvogel}, interhash = {b42a4dce680f4a9d0a6791caf4b2ecf9}, intrahash = {8f98f03df82a5a69f11eb20aaddc8857}, keywords = {MA int}, series = {Masterarbeit}, timestamp = {2024-02-15T14:43:38.000+0100}, title = {Entwurf eines Automotive Ethernet Messempf{\"a}ngers auf einem FPGA}, year = 2023 }